Xilinx FPGA开发环境的配置-Xilinx中国(赛灵思 AMD)

XILINX(AMD)，ALTERA(INTEL)，LATTICE

聚焦三大FPGA芯片品牌，强大的现货交付能力

首页 >> Xilinx新闻 >> Xilinx FPGA开发环境的配置

Xilinx FPGA开发环境的配置

一、配置Modelsim ISE的Xilinx的仿真库

买芯片网专注整合全球优质赛灵思代理商现货资源，是国内领先的Altera(英特尔)、Lattice(莱迪思)、Xilinx(赛灵思 AMD)芯片采购服务平台，买芯片网轻松满足您的芯片采购需求.

1、编译仿真库:

A、先将Modelsim安装目录C=Modeltech_6.2b下面的modelsim.ini改成存档格式(取消只读模式);
　　 B、在DOS环境中，进入Xilinx的根目录，然后依次进入bin，nt目录;
　　C、compxlib -s mti_se -f all -l all -o C:Modeltech_6.2bxilinx_libs。
　　注意:需要根据你安装的modelsim目录更改C:Modeltech_6.2b
　　然后就Ok了，就可以的ISE中启动Modelsim进行所有的仿真了。

　　2、如何在Xilinx ISE中使用Modelsim ISE，Synplify进行综合和仿真:

A、打开Xilinx ISE，新建一个Project;

①、在菜单File中选择“New Project”，弹出如下的对话框:

②、输入Project名称，并选择好Project保存的路径，然后下一步:

按照上边的参数进行设置(针对于Spatan 3E的开发板)，然后单击下一步，进入到后面的界面:

③、单击“New Source”按钮，并按照下面的设置来操作:

④、参照下面的参数，进行设置，然后一直选择默认选项，一直到完成。

最后生成的项目界面如下图所示:

B、输入代码，然后用Synplify综合:

①、参考代码:

entity Count iS
Port(CLK :in STD_LOGIC;
RESET :in STD_LOGIC;
LOAD :in STD_LOGIC;
DATA IN:in STD_LOGIC_VECTOR(3 downto 0);
Qout :out STD_LOGIC_VECTOR(3 downto 0));
end Count;

architecture Behavioral of Count is
signal tmpCount:STD_LOGIC_VECTOR(3 downto 0);
begin
process(CLK,RESET,LOAD)
begin
if RESET='1' then
tmpCount<="0000";
else
if LOAD='1' then
tmpCount<=DATA_IN;
elsif CLK'event and CLK='1' then
tmpCount<=tmpCount+1;
end if;
end if;
end process;

Qout<=tmpCount:
end Behavioral;

②、双击Processes窗口里面的“Synthesize-Synplify”进行综合