AllProgrammable技术和器件的全球领先企业赛灵思公司(Xilinx,Inc.(NASDAQ:XLNX))在摩纳哥格里马尔迪会议中心举行的2012年WDM和下一代光网络大会上宣布推出前向纠错(FEC)IP核的延伸系列。该系列产品包括GFEC、eFEC和高增益FEC(xFEC)解决方案，用于控制信号传输错误，延长传输距离，同时减少路线上再生器数量，从而有助于降低网络运营商的运营支出和资本支出。

买芯片网专注整合全球优质赛灵思代理商现货资源，是国内领先的Altera(英特尔)、Lattice(莱迪思)、Xilinx(赛灵思 AMD)芯片采购服务平台，买芯片网轻松满足您的芯片采购需求.

赛灵思设计的FECIP核采用常见接口，可加速产品开发，尽可能缩短系统级集成时间，最大化设计重复利用率，同时缩短产品上市时间。超小型高性能FEC核包括针对2.5G、10G、40G、100G应用的GFECIP核、传统10GeFEC以及针对100G应用的赛灵思扩展FEC(xFEC)IP核，这些产品专门针对赛灵思FPGA进行了优化，相对于非赛灵思IP核而言可减少芯片占用面积，使其成为目前最小型的FEC核。赛灵思还在努力为前沿应用推出400GGFEC，预计将于2013年第二季度开始供货。结合部分重配置技术，这些针对赛灵思FPGA优化的IP核使客户能够在多种接口上运用多种FEC标准，同时还能节约产品成本，降低功耗，最大限度地提高网络互操作性。

赛灵思公司有线通信高级总监NickPossley指出：“随着带宽需求的增加和错误延迟容限的下降，系统设计人员正在寻求新的办法来扩展可用带宽，提升传输质量。为了解决上述难题，赛灵思推出了FECIP核的延伸系列xFEC，可满足2.5G、10G、40G、100G和400G应用需求，进一步巩固我们在OTN市场的领先地位。7系列FPGA产品的功耗和性能优势与FEC产品相结合，能够帮助OTN应用领域的客户提高数据速率，增加带宽，并降低系统成本。”

FEC技术的使用能够实现发送冗余信号的信号源(发射器)和识别无明显错误的数据的信号终点(接收器)之间的错误控制。FEC可用于所有OTN系统，其编码增益可帮助用户纠正在距离增加、信噪比下降情况下可能发生的错误，同时保证远端接收器的错误率不变，从而延长可发送信号的距离。

不同的FEC方案提供不同的编码增益。编码增益越高，光学信号传输的距离就越长。举例来说，赛灵思100G扩展FEC(xFEC)提供了业界领先的OH为6.7%的9.4dBNECG，且OH为6.7%，能延长100G传输距离，同时降低100G传输功耗。

FEC的编码增益可用于执行多种功能，包括提升最大连接距离和/或连接数量，从而扩大系统覆盖范围。它同时也有利于增加系统中密集波分布(DWDM)通道的数量(通道数通常受到所用放大器输出功率的限制)。编码增益还能降低单位通道功耗，增加通道数量，降低对给定链路上各组件参数的要求(如发射功率、眼图波罩、消光比、噪声洗漱、滤波器隔离等)，节省组件成本。

供货情况和预订信息

赛灵思OTU1、2、3和4(2.5G、10G、40G和100G)GFECIP核符合ITUG.709标准，现可立即供货。100G高增益xFEC将于2012年12月开始供货。赛灵思还将根据客户需求新增其它EFEC标准产品。

赛灵思FECIP核成本极具竞争力，只需单一项目许可证，无需重复缴纳专利费。要想获得仿真和硬件的所有核心功能，应购买FECIP核许可证。