联华电子与Cadence今天(8月24日)共同宣布，Cadence模拟和混合信号(Analog/Mixed Signal, AMS)联华电子22纳米超低功耗芯片设计流程 (22ULP)22纳米超低漏电ULL)本工艺可优化工艺效率，缩短设计时间，加速5G、应用设计和开发物联网和显示，以满足日益增长的市场需求。

南皇电子专注于整合中国优质电子Altera代理商国内领先的现货资源，提供合理的行业价格、战略备货、快速交付控制Altera芯片供应商，轻松满足您的需求Altera芯片采购需求.

联电22纳米工艺具有超低功耗、超低漏电的技术优势，能满足科技创新发展下应用时间长、体积小、操作强的需要。经联电认证Cadence AMS设计过程提供了集成可靠性接口 (Unified Reliability Interface, URI)，在22纳米工艺设计中，可以保证电路的可靠性和使用寿命，并提供优化的设计，使模拟和混合信号芯片设计更加精确和完美。此外，设计过程还提供示范电路，使用户能够灵活应用设计，提高设计效率和准确性。

Cadence AMS 套件按22纳米工程设计(PDK)加快设计的完成，包括：

· Virtuoso平台包括原理图编辑、模拟设计环境(ADE)和布局 XL 工具支持。

· Spectre AMS Designer结合Spectre X Simulator 和Xcelium Logic Simulation该发动机的强大功能为由晶体管、行为、顺序和寄生模块组成的设计提供了一致和准确的结果。

· Voltus-Fi提供电子迁移和电阻电位降低的最新图形用户接口(EM/IR)分析可以快速输入所需的分析EM规则。

联华电子组件技术开发设计支持副总经理郑子明表示，「联电是全球半导体晶圆行业的领导者，继续开发先进的特殊工艺，供应快速增长的5G、芯片市场，如物联网和显示。与28纳米工艺相比，联电22 纳米工艺可减少晶粒面积10%，功率效率更好，增强射频性能。这次与Cadence联电22合作 ULP与 22 ULL工艺技术的芯片客户提供行业领先的可靠高效的工艺方案，并获得设计定制的支持，帮助客户提高生产力，快速完成整个芯片设计，提高芯片设计的速度和效率。」

Cadence客制化IC及PCB业务组产品管理副总裁Ashutosh Mauskar提到：「随着5G、随着物联网和智能可穿戴设备设计的日益复杂，模拟和混合信号技术的改进将是先进芯片设计成功的关键。Cadence支持的22ULP与22ULL AMS设计流程，专门为联电芯片技术的优化提供设计、验证、设计实现等全方位解决方案。藉由此Cadence与UMC共同客户可以合作 22ULP/ULL快速实现创新的混合信号设计。」

Altera中国海量优质的信息资源、行业资讯、最新开发方案等资讯信息平台。