全球可编程平台领导厂商赛灵思公司(Xilinx,Inc.)日前宣布推出三款对构建低成本高灵活性可编程3G+/4G无线基站至关重要的关键互联功能IP——赛灵思SerialRapidIOGen2v1.2终端LogiCOREIP、JESD204v1.1LogiCOREIP以及CPRIv4.1LogiCOREIP，所有这三款产品均支持各类互联标准，可帮助开发人员在构建具有更高系统容量的新型无线网络设备时，克服各种设计挑战。

买芯片网专注整合全球优质赛灵思代理商现货资源，是国内领先的Altera(英特尔)、Lattice(莱迪思)、Xilinx(赛灵思 AMD)芯片采购服务平台，买芯片网轻松满足您的芯片采购需求.

随着无线宽带数据用户数量的增长以及宽带使用需求的持续增温，现今的无线网络基础架构设备已经无法满足需求。预计2015年，移动宽带用户将从2010年的5.6亿上升到21亿，平均移动宽带网络互联速度将从2010年的1Mbs提升至2015年的5Mbs，在此情况下，赛灵思的LogiCOREIP将帮助设计者解决更高系统带宽需求所带来的各种挑战，同时帮助其实现更低的成本、更高的灵活性和集成度。

赛灵思互联IP支持新一代无线基础架构

SerialRapidIOGen2v1.2EndpointLogiCOREIP(第二代串行RapidIOv1.2终端LogiCOREIP)符合RapidIO行业协会的RapidIOGen2.2规范，是业界第一款可在1x/2x/4x基带宽度下支持高达6.25G线速率的真正Gen2.2软IP。该IP包括一个经过优化的高度灵活的SerialRapidIO物理层内核和一个逻辑(I/O)与传输层内核，并得到7系列FPGA和Virtex6FPGA的支持，同时配套提供可配置缓存设计、参考时钟模块、复位模块和配置架构参考设计，可让设计人员根据特定应用灵活选择功能模块。该IP核还能将FPGA/CPU/DSP多处理器群的数据带宽速度提高一倍，以便在无线基础设施等系统中实现复杂的算法和信号处理功能，进而应对不断增长的系统数据吞吐量。

CPRIv4.1LogiCOREIP符合CPRI(CommonPublicRadioInterface，通用公共无线接口)v4.2标准规范，是REC(RadioEquipmentControllers，无线设备控制器)或基带卡一个或多个无线设备单元(射频卡)之间互联的最佳选择。随着分布式基站以及基于云的RAN(无线接入网)概念的悄然升起，越来越多的用户更倾向于通过无线中频来获得最佳容量和覆盖范围，CPRI协议通过远程部署远端射频单元可实现分布式基站。该IP提供了可在单个高效协议中支持数字中频I/Q数据、数字中频单元管理和同步的最佳实现方案。由于得到了7系列FPGA的支持，赛灵思CPRIv4.1LogiCOREIP可将无线射频拉远(remoteradiohead)的互联带宽翻倍到9.8G，从而有效提升了系统数据容量。

由于系统数据吞吐量不断提高促使数据转换器的采样率快速提升，在这种情况下，赛灵思JESD204Bv.1.1LogiCOREIP使用1/2/4高速串行接口链路逐渐取代数据转换器的宽并行接口，来解决IO局限性并降低PCB布局成本及复杂性。JESD204v1.1LogiCOREIP核是业界首个符合联合电子器件工程委员会(JEDEC)JESD204B标准的软IP核，该标准描述了数据转换器和逻辑器件之间的串行数据接口和链接协议。该IP核得到了7系列FPGA的支持，可配置用作JESD204B发射器以连接DAC器件，也可用作JESD204B接收器以连接ADC器件。